Le PCI-SIG a publié les spécifications du PCI Express 7.0. Il est prévu de doubler le débit de données. Sa mise en œuvre est prévue pour 2025.
Les premières versions parallèles du PCI étaient capables d’assurer des débits de centaines de Mo/s. Ces performances étaient naturellement adaptées aux exigences graphiques, de stockage et de mise en réseau des années 1990. En 2003, le PCI-SIG a adopté une approche en série prenant en charge des débits en Go/s pour répondre aux besoins des disques SSD plus rapides et des connexions Ethernet à 100 MbE.
Depuis la bande passante est doublée tous les trois ans. Si le PCIe 4.0 x16 assure du 64 Go/s (bidirectionnel), le PCIe 5.0 x16 table sur du 128 Go/s et le PCIe 6.0 x16 sur du 256 Go/s. Ainsi les spécifications du PCIe 7.0 x16 vont par logique proposer du 512 Go en bidirectionnel. Il est également prévu l’utilisation du PAM4 (Pulse Amplitude Modulation avec quatre 4 niveaux) tout en assurant de faible latence, une haute fiabilité et une amélioration de l’efficacité énergétique. Enfin il est prévu une rétrocompatibilité avec toutes les générations précédentes de technologies PCIe.
Le PCIe 7.0 est pensé pour assurer la démocratisation de l’Ethernet 800G, de l’AI/ML, du Cloud et du Quantum Computing tout en répondant aux futurs besoins des marchés à forte intensité de données tels que les centres de données hyperscale, le calcul haute performance (HPC) et l’armée / aérospatiale.
Encore des pros de la mercatique chez Intel qui vendent la peau de
l’ours avant de l’avoir tué à l’instar de la norme DisplayPort 2.0
à l’implémentation impossible sur cuivre…
Et le rapport avec la choucroute ?