AMD va lancer d’ici quelques mois, ses premiers processeurs à l’architecture Zen. La firme a tenu hier, mardi 13 aout 2016, une conférence Web. Nous avons désormais beaucoup plus de détails.
AMD n’a pas encore dévoilé les différents processeurs prévus, les prix ou encore l’organisation de sa gamme et les fréquences utilisées. Pour l’heure il s’agit surtout d’une présentation assez technique des avantages de l’architecture Zen.
Architecture Zen, l’avenir d’AMD en matière de processeur
Zen est l’avenir chez AMD, ceci ne fait aucun doute. Cette architecture vise à terme à remplacer tout l’existant soit de quoi avoir une offre « plurielle » aux TDP variés.
Il n’y a pas de données chiffrées sur les performances brutes seulement une promesse. Zen proposera un bon sur la question face à Excavator. AMD promet une augmentation de 40% du nombre d’instruction gérées par cycle d’horloge.
La présentation d’AMD dévoile une organisation avec une voie pour les entiers et une voie pour les nombres à virgule flottante.C
Ces deux blocs distincts disposent de leurs propres coprocesseurs (schedulers).
Les instructions sont récupérées par le Front End. Sans entrer trop dans les détails, AMD annonce des améliorations afin de rendre le mécanisme plus efficace.
Les instructions x86 sont transformées en Micro-opérations à l’aide de décodeurs capables de traiter jusque quatre instructions par cycle. De là nait un maximum de 6 micro opérations dont certains peuvent être unies en une unique micro opération. Il y a l’usage d’un cache en charge de mettre en relation instruction décodée et micro opération résultante. L’objectif est d’éviter dans certains cas de repasser par l’usage des décodeurs
L’OP Cache a été augmenté et selon AMD cela permet d’obtenir une hausse important des performances en rapport à la consommation.
Zen, SMT et cache L2, L2 et L3
C’est également dans cette partie qu’il est possible de constater que Zen profite du Simultaneous Multi Threading alias le SMT. Si cela ne vous parle pas, il s’agit simplement de la technologie exploitée par Intel pour traiter deux theads par cœurs. Elle est connue sous le nom marketing de Hyper-Threading. Zen proposera donc des cœurs physiques et des cœurs logiques.
Il a beaucoup d’autre amélioration tout le long de la chaine de traitement des instructions. De nouvelles organisations vont dispatcher des micro opérations selon un schéma bien précis avec par la suite des modifications à plusieurs niveaux pour rectifier les points faibles des précédentes architectures.
Un cache L1 write back de 32 Ko fait son apparition tandis que chaque cœur profite d’un cache L2 de 512 Ko et un cache L3 de 8 Mo est partagé. Le diagramme montre que Zen exploite des groupes de quatre cœurs de calcul.
Chaque cœur est relié à son propre cache L2 de 512 Ko mais pas seulement puisque 2 Mo de cache L3 sont aussi accessibles. Il n’y pas d’exclusivité cependant.
Enfin Zen prendra en charge une vaste liste de jeux d’instructions. Ceci permet au géant de se mettre à jour face à l’existant tout en proposant deux nouveautés ( CLZero et PTE Coafescing).
La présentation d’AMD montre que Zen va apporter d’énormes changements face à Jaguar et Excavator. Le travail a touché à plusieurs points essentiels permettant d’augmenter de manière significative les performances. Sur ce sujet le constructeur a confiance. Face à Intel, le retard semble avoir été comblé mais il ne s’agit que d’une présentation papier.
Le mise à l’épreuve de Zen est désormais essentiel pour savoir si tout ceci va permettre un véritable bon des performances. Espérons-le.
Espérons-le.