Core Ultra 9 285K, un cliché intime dévoile sa conception à base de chiplets

Les fuites se poursuivent autour de la prochaine génération Core d’Intel, les Core Ultra 200-S series et plus particulièrement sa vitrine, le Core Ultra 9 285K. Nous avons la confirmation d’une conception basée sur des chiplets connu sous le nom de conception Foveros 3D.

Intel s’est tourné vers cette approche avec ses Core Ultra « Meteor Lake », ce qui lui permet d’assembler « des blocs spécifiques » issus de différentes finesses de gravure. Les chiplets permettent ainsi d’élaborer des processeurs de manière modulaire tout en simplifiant les processus de conception et de fabrication.

Un cliché du cœur du Core Ultra 9 285K révèle un niveau de « désagrégation » similaire à celui constater avec Meteor Lake que l’on retrouve au cœur de la gamme mobile Core Ultra 200V « Lunar Lake ».

Processeur Core Ulra 200 series, chiplets et une architecture hybride

Nous pouvons observer au moins six tuiles (tile) avec une tuile Compute, une tuile SOC, une tuile Graphics, une tuile d’E/S et deux tuiles « factices ». Il est supposé qu’elles sont présentes pour une raison de renforcement structurel de la puce au travers d’une forme rectangulaire.

La tuile Compute contient les clusters P-Cores et E-Cores disposés dans un bus en anneau classique se partageant un cache L3. Nous retrouvons ici huit P-Cores « Lion Cove », chacun avec 3 Mo de cache L2 dédié (nous le savons grâce à l’analyse technique approfondie de Lunar Lake), et quatre clusters E-Cores « Skymont », chacun avec 4 Mo de cache L2 partagé. Tous les cœurs du processeur partagent une mémoire cache L3 de 36 Mo.

Nous avons une communication avec la tuile SoC qui se compose des contrôleurs de mémoire DDR5, du complexe racine PCIe Gen 5, du processeur de sécurité, du contrôleur d’affichage et du moteur d’accélération multimédia. Il y a aussi une partie nommée “AI Complex”, qui pourrait bien être un NPU. Il reste à voir s’il s’agit d’un NPU dont la puissance répond aux exigences de Microsoft pour les PCs Copilot+.

Enfin, la tuile Graphics contient l’iGPU avec des cœurs Xe et tout le matériel dont l’iGPU a besoin dans le pipeline de rendu graphique, y compris son propre cache L3. Les contrôleurs d’affichage et les accélérateurs multimédias se trouvent dans la tuile SoC, et les E/S de l’affichage se trouvent dans la tuile E/S de dérivation.

Intel dévoilera officiellement sa gamme Core Ultra 200 series le 10 octobre prochain.

Sources: CodeCommando (Twitter), Moore’s Law is Dead (YouTube), Jay Kihn (Twitter), TechPowerUp