Processeur EPYC Genoa, AMD prévoit la prise en charge de 12 To de DDR5

La prochaine génération de processeur EPYC (Genoa) va s’équiper d’un contrôleur mémoire à 12 canaux. De récentes informations annoncent la prise en charge d’un maximum de 12 To de mémoire vive.

Les derniers pilotes Linux ont révélé quelques détails intéressants autour des processeurs Epyc Genoa d’AMD. Basés sur l’architecture Zen 4 ils vont s’équiper d’un contrôleur mémoire à 12 canaux. Cependant, nous ne savons pas encore comment AMD a pensé son contrôleur et quels sont ses capacités maximales.

EPYC Genoa, 12 To de DDR5

Un début de réponse est disponible. Selon un nouveau rapport citant des informations dites « exclusives » AMD va autoriser jusqu’à 12 To de mémoire DDR5. Cette capacité sera prise en charge sur l’ensemble des 12 canaux. Il est prévu le support de la DDR5 à 5200 MHz en natif . Par contre du 4000 MT/s serait seulement disponible si l’ensemble des emplacements mémoire sont exploités à leur plein potentiel.

Nous ne savons pas pourquoi une telle restriction est prévue. Est-elle liée à la conception du contrôleur ? Faut-il se préparer une baisse progressive des débits en fonction du nombre d’emplacement mémoire utilisé ? Normalement la bande passante créée par l’exploitation de12 canaux devrait être suffisante pour compenser cette chute de vitesse.