Xeon Sapphire Rapids, DDR5 et un maximum de 64 Go d’HBM2e

Intel a dévoilé quelques informations autour de sa prochaine génération de processeur Xeon. Elle porte le nom de code Sapphire Rapids. 

Cette prise de parole a eu lieu lors de l’évènement SuperComputing 21. Le géant du processeur a divulgué quelques informations supplémentaires concernant sa prochaine famille de processeur serveur Xeon. Elle est connue sous le nom de code Sapphire Rapids.

Ces puces vont s’appuyer sur l’architecture « Golden Cove ». Elle n’est pas une nouveauté puisque nous la retrouvons au cœur des processeurs Core de 12^ième génération, Alder Lake-S. Nous avons cependant un petit changement entre ces deux implémentations. Dans le cas des puces Xeon, Golden Cove propose un cache L2 plus important. Avec Alder Lake, chaque cœur dispose d’un cache L2 de 1,25 Mo contre 2 Mo pour Sapphire Rapids. Nous apprenons que ces puces disposeront également de mémoire HBM2e.

Xeon Sapphire Rapids, DDR5, PCIe 5.0 et HBM2e

Il est prévu la prise en charge de huit modules de DDR5 et du support du PCIe 5.0 ainsi qu’un maximum de 64 Go de mémoire HBM2e. La firme évoque quelques modes de fonctionnement avec par exemple un mode de mise en cache HBM. Cette mémoire se transforme en une sorte de buffer pour la DDR5. L’opération est transparente aux yeux de l’écosystème logiciel. La deuxième approche positionne la DDR5 et l’HBM2 comme des espaces de mémoire adressage contigus. Enfin un mode HBM propose d’utiliser les modules HBM2e comme seule mémoire système.  Les avantages sont nombreux à commencer par les performances et la latence.