CNRS : Une nouvelle technique pour booster la rapidité de nos ordinateurs

Un des grands défis de demain est de proposer des ordinateurs sans cesse plus rapide et consommant toujours moins. Une des nombreuses difficultés à surmonter est de maîtriser les contraintes appliquées aux processeurs à une échelle nanométrique. Pour cela, il faut avant tout pouvoir les appréhender et surtout les observer afin dans connaitre plus efficacement leurs natures et apporter ainsi des optimisations.

Une équipe de chercheurs du CEMES-CNRS, Centre d’élaboration de matériaux et d’études structurales, ont inventé une nouvelle technique d’holographie électronique afin d’obtenir une cartographie des déformations d’un réseau cristallin avec une précision et une résolution jamais atteintes jusqu’à présent. Cette technologie de mesure, brevetée, est présentée comme surmontant « la quasi-totalité des limitations des méthodes actuellement utilisées » et « devrait permettre aux industriels d’améliorer les procédés de fabrication de leurs microprocesseurs et ainsi d’optimiser nos futurs ordinateurs ».

Les processeurs utilisent de plus en plus de silicium «sous contrainte» car les déformations locales du réseau cristallin, dues à des contraintes, augmentent ses performances en permettant un accroissement de la mobilité des électrons.

Cependant, cette propriété est mal maitrisée et la connaissance véritablement  de l’état de contrainte reste difficile pour les industriels qui pour élaborer des puces se basent essentiellement sur des simulations et sur les mesures des performances.

Issue de l’holographie électronique, la nouvelle méthode de mesure des contraintes, conçue par cette équipe du CNRS à Toulouse, permet de mesurer les déformations (compression, tension et cisaillement) de nombreux matériaux avec une précision supérieure à 0,1% soit 0,5 picomètre et une résolution spatiale de l’ordre du nanomètre sur des régions très étendues (un micromètre contre 100 nanomètres auparavant). Il est désormais possible d’étudier des échantillons dix fois plus épais qu’auparavant (300 nm) avec des mesures directes, contrairement aux autres techniques nécessitant un certain nombre de simulations préalables.

Source : CNRS

Jérôme Gianoli

Aime l'innovation, le hardware, la High Tech et le développement durable. Soucieux du respect de la vie privée.

Partager
Publié par
Jérôme Gianoli

Article récent

La ROG Strix B860-A Gaming WiFi se fait flasher

Les cartes mères LGA 1851 équipées du chipset Intel B860 commencent à apparaître. La ROG… Lire d'avantage

16/12/2024

GPU-Z v2.61 est disponible en téléchargement, quoi de neuf ?

L’utilitaire GPU-Z évolue en version 2.61. Le focus concerne la prise en charge de nouveaux… Lire d'avantage

16/12/2024

GeForce RTX 5070 Ti, VRAM augmentée et TDP plus élevé

Les premières informations sur la GeForce RTX 5070 Ti, prévue pour début 2025, indiquent des… Lire d'avantage

16/12/2024

SSD PCIe 5.0 x4 Platinum P51, SK hynix annonce du 14,7 Go/s !

Annoncé en mars dernier, le SK hynix Platinum P51 PCIe 5.0 est enfin lancé en… Lire d'avantage

16/12/2024

FA200, Acer dévoile un nouveau SSD PCIe 4.0 x4

Acer lève le voile sur sa gamme de SSD FA200 PCIe 4.0. Visant le milieu… Lire d'avantage

16/12/2024

Kioxia Exceria Plus G4 : Un SSD M.2 NVMe Gen 5 milieu de gamme prometteur

Kioxia a dévoilé l'Exceria Plus G4, un SSD M.2 NVMe qui promet des débits musclés… Lire d'avantage

16/12/2024