L’Epia EX15000G utilise un processeur C7 cadencé à 1,5 Ghz, gravé à 90 nm avec des dimensions 21 X 21 mm (format NanoBGA) pour une hauteur de 1,85 mm.
Sa particularité est d’être directement soudé à même la carte mère et de ne pas avoir d’IHS ce qui rend son core fragile. Attention donc ! .
Doté d’un pipeline à 16 étages cette version à 1,5 Ghz réclame un refroidissement non passif avec l’utilisation d’un radiateur en aluminium et d’un petit ventilateur.
Pour rappel, la technologie pipeline est apparue avec les processeur Intel 386. Son but est de permettre le traitement à la chaine. Le pipeline offre la possibilité de traiter l’ instruction suivante avant d’avoir terminé la précédente lors de calculs.
La version 1 Ghz est, quant à elle, fanless.
Avec 26,2 Millions de transistors, le C7 gère les instructions MMX, SSE1, SSE2 , SSE3, des options de cryptographies avancées et le bus QDR.
Il utilise une mémoire cache L1 de 2 X 64 Ko (données et instructions) et L2 de 128 Ko, le vitesse de son unité FPU* est de 1x soit 1,5 Ghz, le tout dans un die de 30 mm2.
Note* : La FPU (Floating Point Unit) est l’unité de traitement des nombres à virgules (aussi appelés nombres flottants).
C7-M ? Bizarre
Comme nous le verrons plus tard, le C7 n’a pas la vocation de se battre sur le terrain des performances avec les ténors du marché, qui sont Intel et AMD, mais souhaite proposer une alternative très viable dans le domaine de la consommation électrique et plus particulièrement dans sa gestion intelligente.
Plusieurs technologies ont fait leurs apparitions depuis un certain temps dans le monde des processeurs permettant de jouer sur leurs fréquences et le voltage suivant leur activité afin d’économiser de l’énergie. Un des principaux problèmes est alors le changement d’état du processeur, très souvent imparfait, induisant soit une perte de performance pendant un court instant soit une consommation électrique excessive et non nécessaire.
Pour palier à ces désagréments, VIA utilise deux PLL (Phase Locked Loop) dont l’un est incorporé au C7 avec une fréquence minimale et l’autre, sur la carte mère, fonctionnant à fréquence maximale.
Ce schéma, nommé VIA TwinTurbo, permet au C7 de changer d’état de façon instantanée (mode économie d’énergie en mode normal et réciproquement) là où d’autres processeurs (Pentium M par exemple avec la technologie SpeedStep) doivent suivre un ordre déterminé de modifications entre la fréquence et le voltage.
Au niveau sécurité, le C7 gère tout un arsenal de protection de données rassemblées dans la nomination PadLock. Nous retrouvons aussi le NX-Bit permettant de dissocier l’exécution des données à des instructions en mémoire. |  |
