Test Haswell Core i7-4770K et Core i5-4670K : De la puissance économe

Une puce Haswell quatre cœurs se présente avec une surface de die de 177 mm2 où 1,4 milliards de transistors sont logés. La partie graphique prend une grande importance tandis que le cache L3 est partagé entre les cœurs de calcul et cette dernière via un ring bus.

Haswell se présente avec un contrôleur PCI-Express Gen3 16 lignes, un contrôleur mémoire DDR3 double canal, un iGPU intégré et trois niveaux de cache on-die (L1, l2 et L3).

Quelques modifications ont eu lieu pour accroitre les performances lorsque plusieurs cœurs de calcul sont sollicités. Les applications multi-threadées profitent désormais d’une augmentation de la taille de divers buffers et de la présence de 8 ports d’exécution.

Deux nouveaux ports sont ajoutés avec une unité ALU (calcul uniquement sur les entiers) ainsi qu’un AGU pour les écritures mémoire. Ils se nomment Port 6 et 7 sur le schéma ci-dessus.

Les caches L1, L2 et L3 profitent également de quelques changements. La bande passante de premier niveau et de deuxième niveau est doublée tout comme l’interface de communication L1/L2. Le cache L3 est de son côté toujours partagé entre les cœurs de calcul, la partie graphique et le System Agent (chipset). Sa bande passante est améliorée tandis que la fréquence du ring bus n’est désormais plus dépendante des cœurs d’exécution. Les avantages touchent à la fois à la demande énergétique et aux performances de la partie GPU lorsque peu de calcul est demandé au CPU. La contrainte est par contre une latence en légère hausse

Des nouveaux jeux d’instruction font également leur entrée, l’AVX2 et le TSX.

Après l’AVX, introduit par Sandy Bridge, l’AVX2 est annoncé avec Haswell. Parmi les nouveautés l’instruction du FMA s’annonce des plus intéressantes. Contraction de Fused Multiply-Add, elle a comme but d’effectuer une multiplication et une addition en une seule instruction. Le gain escompté est important pour les applications audio, vidéo, jeux et calculs 3D. Il faudra cependant un peu de temps avant sa prise en charge, les développeurs devront mettre à jour leur code. L’AVX2 se vante également d’instructions dédiées au calcul d’entiers qui profiteront en particulier à la cryptographie.

Le TSX introduit de son côté une nouvelle façon d’accéder aux données mémoires avec la possibilité de marquer un bloc d’instruction pour qu’il ait l’obligation d’être exécuté en intégralité avant l’utilisation de l’espace qu’il occupe. Le TSX apporte une solution à des problèmes de synchronisation inévitable lorsque plusieurs cœurs de calcul se partage des registres mémoire. Le passage à un mode « harware » de gestion au lieu de correctifs logiciels affecte en bien directement les performances finales et simplifie la tâche des développeurs.